### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号…

# 特開平9-219524

(43)公開日 平成9年(1997)8月19日

(51) Int.CL<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 29/786

29/78

H01L 29/78

618D

301X

## 審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出顯番号

特顯平8-23797

(22)出顧日

平成8年(1996)2月9日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 今井 聖支

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 杉山 直治

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 白田 宏治

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(74)代理人 弁理士 外川 英明

最終頁に続く


## (54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

(修正有)

【課題】 同一基板上に引っ張り歪状態のSi層を用いた NMOSFET と圧縮歪SiGe層を用いたPMOSFET を整合性よく 形成し、それら二つの歪層の特性を十分に引き出した高速・高性能な集積化トランジスタを実現する。

【解決手段】SOI 基板と、このSOI 基板のSOI 層2及び 絶縁層3を選択エッチングにより開口して基板表面の一 部を露出させた後、この基板表面上にエピタキシャルプ ロセスにより形成することで、SOI 層2上では格子緩和 状態のSiGe層が形成され、開口部上では圧縮歪状態のSi Ge4が形成される。この圧縮歪み状態のSiGe4をPMOSFE T のチャネルにし、SOI 層上の格子緩和状態のSiGe層上 に引っ張り歪み状態のSi層5を形成しこれをNMOSFET の チャネルとする。





## 【特許請求の範囲】

【請求項1】シリコン基板と、

このシリコン基板上に形成された絶縁層と、

この絶縁層上に形成されたシリコン層と、

このシリコン層上に形成された格子緩和状態のシリコン ゲルマニウム層と、

このシリコンゲルマニウム層上に形成された引っ張り歪 み状態のシリコン層と、

この引っ張り歪み状態のシリコン層中に形成されたソー ス領域、チャネル領域、ドレイン領域と、

このチャネル領域上に形成されたゲート領域と、

前記シリコン基板の前記絶縁層が形成されていない表面 に直接形成された、圧縮歪み状態のシリコンゲルマニウ ム層と、

この圧縮歪み状態のシリコンゲルマニウム層中に形成さ れたソース領域、チャネル領域、ドレイン領域と、

このチャネル領域上に形成されたゲート領域とを具備す ることを特徴とする半導体装置。

【請求項2】 前記格子緩和状態のシリコンゲルマニウム 層と、前記圧縮歪み状態のシリコンゲルマニウム層とを 20 同時に形成していることを特徴とする請求項1記載の半 導体装置。

【請求項3】シリコン基板と、

このシリコン基板上に形成された絶録層と、

この絶縁層上に形成された第1の領域のシリコン層と、 前記絶縁層上に形成され前記第1の領域のシリコン層の 膜厚よりも厚い第2の領域のシリコン層と、

前記第1の領域のシリコン層上に形成された格子緩和状 態のシリコンゲルマニウム層と、

このシリコンゲルマニウム層上に形成された引っ張り歪 30 み状態のシリコン層と、

この引っ張り歪み状態のシリコン層中に形成されたソー ス領域、チャネル領域、ドレイン領域と、

このチャネル領域上に形成されたゲート領域と、

前記第2の領域のシリコン層上に形成された圧縮歪み状 態のシリコンゲルマニウム層と、

この圧縮歪み状態のシリコンゲルマニウム層中に形成さ れたソース領域、チャネル領域、

ドレイン領域と、

このチャネル領域上に形成されたゲート領域とを具備す 40 ることを特徴とする半導体装置。

【讃求項4】前記引っ張り歪み状態のシリコン層中に形 成されたチャネル領域を主に電子の流れる領域とし、前 記圧縮歪み状態のシリコンゲルマニウム中に形成された チャネル領域を主に正孔の流れる領域としていることを 特徴とする請求項1、2或いは3記載の半導体装置。

【請求項5】シリコン基板上に絶縁層を介してシリコン 層が形成された基板を準備し、前記シリコン層及び前記 絶縁層の一部を開口し前記シリコン基板の表面を露出す る工程と、

エピタキシャルプロセスにより、前記絶録層上の前記シ リコン層上には格子緩和状態のシリコンゲルマニウム層 を、前記シリコン基板の露出した表面上には圧縮歪状態 のシリコンゲルマニウム層を同時に形成する工程とを具 備することを特徴とする半導体装置の製造方法。

2

【請求項6】部分的に開口された絶縁層を表面に有する シリコン基板全面に非晶質シリコン層を形成する工程

熱処理によって、前記開口された絶縁層のシリコン基板 10 表面が露出している部分から前記非晶質シリコンを結晶 化する工程と、

エピタキシャルプロセスにより、前記絶縁層上に形成さ れた結晶化シリコン層上には格子緩和状態のシリコンゲ ルマニウム層、前記絶縁層の開口部に形成された結晶化 シリコン基板上には圧縮歪状態のシリコンゲルマニウム 層を同時に形成する工程とを具備することを特徴とする 半導体装置の製造方法。

【請求項7】イオン注入及びその後の熱処理によって、 シリコン基板の内部に部分的に絶縁層を形成する工程 と、

エピタキシャルプロセスにより、前記シリコン基板の絶 緑層が存在する領域上には格子緩和状態のシリコンゲル マニウム層を、前記シリコン基板の絶縁層が存在しない 領域上には圧縮歪状態のシリコンゲルマニウム層を同時 に形成する工程とを具備することを特徴とする半導体装 置の製造方法。

【請求項8】エピタキシャルプロセスにより、前記格子 緩和状態のシリコンゲルマニウム層上に、引っ張り歪状 態のシリコン層を形成することを特徴とする請求項5、

6或いは7記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術の分野】本発明は半導体装置及びそ の製造方法に関する。

[0002]

【従来の技術】近年、シリコンMOSFETの高速化を図るた めにシリコンとゲルマニウムのヘテロ構造を利用する試 みがなされている。例えばNMDSFET の高速化を図るため に、シリコン基板上に格子 緩和させたシリコンゲルマ ニウムバッファ層を介して、この上に引っ張り歪状態の シリコン層を形成し、この引っ張り歪み状態のシリコン 層をチャネルとして利用する方法が提案されている。こ の引っ張り歪状態のシリコン層ではバルクのシリコンと 比較して電子移動度が増大するため、MOSFETを高速化で きることが知られている(IEDM Tech.Digest, 1994, p3 73) -376)。しかしながら、この技術を用いて引っ張り歪状 態のシリコン層を得るためには、シリコンゲルマニウム バッファ層を格子緩和状態にするために、2μm程度と 厚く形成する必要がある。このような厚い膜を用いて作

50 製したMOSFETでは、ソース・ドレイン間の寄生容量が増

3

大し、結果的に高速化が困難となる。

【0003】この問題を解決する方法として、表面に薄 いシリコン層 (SOI 層) を有するSOI (silicon on in sulator ) 基板を利用して、その上に格子緩和させたシ リコンゲルマニウムバッファ層を形成する技術が提案さ れている(Appl.Phys.Lett,64(14),p1856-1858,1994)。 この方法では、SiGe層/SOI 層/SiO2層の積層構造を形 成した後、700 ℃程度の低温熱処理を行いSOI 層にのみ 転位を発生させることにより、SiGe層を転位をともなう ことなく格子緩和させることができる。このとき、SiGe 10 層を十分に格子緩和させるためにはSOI 層の膜厚をSiGe 層よりも薄くする必要がある。この後SiGe層上にエピタ キシャル法を用いて50nm程度の薄いSi層を形成すること により、数百m程度の薄いSiGe層上に引っ張り歪状態の Si層を形成することができる。

【0004】ここで、Si層及びSiGe層のエピタキシャル プロセスについてはB.S.Meyersonらの "Low typerature silicon epitaxy by UHV/CVD " Appl. Phys. Lett, vol4 8,p797-799,1986及び "Cooperative growth phenomena in silicon/germanium low-temperature epitaxy " Ap 20 pl.Ph ys.Lett,vol53,p2555-2557,1988に記載されてい る.

【0005】一方PMOSFET の高速化を図るためには、Si 基板上に圧縮歪状態のSiGe層を形成し、これをチャネル として利用する方法が知られている。この圧縮歪状態の SiGe層はバルクSiと比較して正孔移動度が増大するた め、PMOSFET の高速化を図ることが可能となる (IEEE E LECTRON DEVICE LETTERS, VOL15, NO. 10, 1994, P402-40 5)。ここで、圧縮歪状態のSiGe層を形成するために は、SiGe層の膜厚をGeの組成比と成長温度により決定さ れる臨界膜厚以下にする必要がある(J. Appl. Phys. vol7 0, No. 4, 1991, P2136-2151).

#### [0006]

【発明が解決しようとする課題】高集積で低消費電力の LSI を製造するためにはNMOSFET とPMOSFET とを組み合 わせて集積化トランジスタを形成しなければならない。 しかしながら上述の引っ張り歪状態のSi層を用いたNMOS FET と、圧縮至状態のSiGe層を用いたPMOSFET では必要 とされるSiGe層の歪状態が異なることから、同一基板上 に集積化することは困難である。

【0007】本発明は、上記問題に鑑みてなされたもの で、その目的は同一基板上に引っ張り歪状態のSi層と圧 縮歪状態のSiGe層とを整合性よく作製することにより高 速・高性能な集積化トランジスタを提供することにあ る.

#### [0008]

【課題を解決するための手段】上記課題を解決するため に本発明(請求項1)は、シリコン基板と、このシリコ ン基板上に形成された絶縁層と、この絶縁層上に形成さ れたシリコン層と、このシリコン層上に形成された格子 50 口された絶縁層のシリコン基板表面が露出している部分

緩和状態のシリコンゲルマニウム層と、このシリコンゲ ルマニウム層上に形成された引っ張り歪み状態のシリコ ン層と、この引っ張り歪み状態のシリコン層中に形成さ れたソース領域、チャネル領域、ドレイン領域と、この チャネル領域上に形成されたゲート領域と、前記シリコ ン基板の前記絶縁層が形成されていない表面に直接形成 された、圧縮歪み状態のシリコンゲルマニウム層と、こ の圧縮歪み状態のシリコンゲルマニウム層中に形成され たソース領域、チャネル領域、ドレイン領域と、このチ ャネル領域上に形成されたゲート領域とを具備すること を特徴とする半導体装置を提供する。

4

【0009】また本発明(請求項2)は、前記格子緩和 状態のシリコンゲルマニウム層と、前記圧縮歪み状態の シリコンゲルマニウム層とを同時に形成していることを 特徴とする請求項1記載の半導体装置を提供する。

【0010】また本発明は(請求項3)は、シリコン基 板と、このシリコン基板上に形成された絶縁層と、この 絶縁層上に形成された第1の領域のシリコン層と、前記 絶縁層上に形成され前記第1の領域のシリコン層の膜厚 よりも厚い第2の領域のシリコン層と、前記第1の領域 のシリコン層上に形成された格子緩和状態のシリコンゲ ルマニウム層と、このシリコンゲルマニウム層上に形成 された引っ張り歪み状態のシリコン層と、この引っ張り 歪み状態のシリコン層中に形成されたソース領域、チャ ネル領域、ドレイン領域と、このチャネル領域上に形成 されたゲート領域と、前記第2の領域のシリコン層上に 形成された圧縮歪み状態のシリコンゲルマニウム層と、 この圧縮歪み状態のシリコンゲルマニウム層中に形成さ れたソース領域、チャネル領域、ドレイン領域と、この チャネル領域上に形成されたゲート領域とを具備するこ とを特徴とする半導体装置を提供する。

【0011】また本発明(請求項4)は、前記引っ張り 歪み状態のシリコン層中に形成されたチャネル領域を主 に電子の流れる領域とし、前記圧縮歪み状態のシリコン ゲルマニウム中に形成されたチャネル領域を主に正孔の 流れる領域としていることを特徴とする請求項1、2或 いは3記載の半導体装置を提供する。

【0012】また本発明(請求項5)は、シリコン基板 上に絶縁層を介してシリコン層が形成された基板を準備 40 し、前記シリコン層及び前記絶縁層の一部を開口し前記 シリコン基板の表面を露出する工程と、エピタキシャル プロセスにより、前記絶縁層上の前記シリコン層上には 格子緩和状態のシリコンゲルマニウム層を、前記シリコ ン基板の露出した表面上には圧縮歪状態のシリコンゲル マニウム層を同時に形成する工程とを具備することを特 徴とする半導体装置の製造方法を提供する。

【0013】また本発明(請求項6)は、部分的に開口 された絶縁層を表面に有するシリコン基板全面に非晶質 シリコン層を形成する工程と、熱処理によって、前記開

から前記非品質シリコンを結晶化する工程と、エピタキ シャルプロセスにより、前記絶縁層上に形成された結晶 化シリコン層上には格子緩和状態のシリコンゲルマニウ ム層、前記絶縁層の開口部に形成された結晶化シリコン 基板上には圧縮歪状態のシリコンゲルマニウム層を同時 に形成する工程とを具備することを特徴とする半導体装 置の製造方法を提供する。

【0014】また本発明(請求項7)は、イオン注入及 びその後の熱処理によって、シリコン基板の内部に部分 により、前記シリコン基板の絶縁層が存在する領域上に は格子緩和状態のシリコンゲルマニウム層を、前記シリ コン基板の絶縁層が存在しない領域上には圧縮歪状態の シリコンゲルマニウム層を同時に形成する工程とを具備 することを特徴とする半導体装置の製造方法を提供す る。

【0015】さらに本発明(請求項8)は、エピタキシ ャルプロセスにより、前記格子緩和状態のシリコンゲル マニウム層上に、引っ張り歪状態のシリコン層を形成す ることを特徴とする請求項5、6或いは7記載の半導体 20 装置の製造方法を提供する。

[0016]

【発明の実施の形態】以下に本発明を図面を参照して詳 細に説明する。

【0017】(実施例1)図1から図9は、本発明の第 1の実施例に係る半導体装置の製造方法を示す各工程で の断面図である。先ず図1に示すように、表面に厚さ5n ■ 程度のSi層 (SOI 層) 2 と、厚さ100nm 程度の絶縁層 3 を有するシリコン基板1 を準備する。ここでSOI 層2 ッチングする工程とを繰り返すことにより所望の厚さに 薄膜化することができる。ここで、SOI 層の膜厚は、あ る適切な厚さ、即ちこの上に積層されるSiGe層4 を格子 緩和状態にするために充分に薄い4mm ~150mm の範囲が 好ましい。

【0018】次に図2に示すように、このシリコン基板 1 のSOI 層2 と絶縁層3 を選択エッチングすることによ り開口部20を形成し、シリコン基板1 の単結晶表面を露 出する。

【0019】次に図3に示すように、このシリコン基板 40 1 を例えばRCA 法において洗浄した後、エピタキシャル プロセスにより厚さ30m程度のSi0.7Ge0.3層4 を成長温 度500 ℃で形成後、結晶成長炉内にて1000℃、1 時間程 度の熱処理を施し、絶縁層3上のSi0.7Ge0.3層4 を格子 緩和させた。このとき開口部上に形成したSi0.7Ge0.3層 4を圧縮歪状態にするために、その膜厚をGe組成比と成 長温度で決まる臨界膜厚以下にする必要がある。ここ で、SiGe層4 のGe百分率は、20~50% の範囲が望まし い。Ge百分率20%未満ではこの上に積層される引っ張り 歪状態のSi層5 において、移動度の増大が望めないから 50 を形成する。この後800 ℃程度の熱処理によって不純物

である。一方、50% より大きい場合にはSiGe層4 の膜質 及びモフォロジーが低下し、やはり電気的特性の向上は 望むことができない。またSiGe層4 の膜厚は、成長温度 を500 ℃程度としたときGe百分率20~50% に対応して、 40~300nm の範囲が好ましい。それは上記範囲より大き い場合には、開口部20に形成されるSiGe層4 を圧縮歪状 態にすることが困難だからである。

6

【0020】次に同じくエピタキシャルプロセスにより 成長温度500 ℃で、Si0.7Ge0.3層4上に厚さ30n m のSi 的に絶縁層を形成する工程と、エピタキシャルプロセス 10 層5を形成した。この結果、格子緩和したSi0.7GeO.3層 4 上には、引っ張り歪み状態のSi層5 が形成される。こ の後、基板上にP型及びN型ウェル領域(不図示)を形 成する。

> 【0021】次に図4に示すように、L0005 分離法、或 いはトレンチ分離法により素子分離領域6 を形成して、 NMOSFET の形成予定領域とPMOSFET の形成予定領域とを 素子分離する。

> 【0022】次に図5に示すように、レジストを塗布 し、露光、現像を行って、NMOSFET の形成予定領域にレ ジストパターン7 を形成する。このレジストパターン7 をマスクとしてPMOSFET 形成予定領域の表面のSi層5 を 通常のCDE (ケミカル・ドライ・エッチング) やRIE (反応性イオンエッチング)を用いて5mm 程度に薄膜化 する。 本工程は後にSi層5 を熱酸化してできるだけ薄い ゲート酸化膜を形成することにより、MOSFETの短チャネ ル効果の抑制と駆動電流の向上を図るために必要であ る。そのためにはSi層5の膜厚を5mm以下にすることが 望ましい。

【0023】次に図6に示すように、レジストパターン は、これを熱酸化する工程と、この後この熱酸化膜をエ 30 7 を除去した後、表面全体を熱酸化して厚さ10 nm 程度 のゲート酸化膜8 を形成する。このときPMOSFET 形成領 域側の熱酸化膜は、圧縮歪状態のSi0.7Ge0.3層4 まで熱 酸化が及ぶことなく形成されることが望ましい。一般 に、SiGe層を熱酸化してゲート絶縁膜を形成した場合、 界面準位密度が高くなりデバイス動作時にリーク電流増 大の原因となるからである。この後チャネル層にはゲー ト酸化膜を介して、しきい値調整用のイオン注入を行 い、N チャネル領域 (不図示)、P チャネル領域 (不図 示)を形成する。

> 【0024】次に図7に示すように、ゲート酸化膜上に 減圧CVD 法により多結晶シリコン層を形成した後、この 多結晶シリコン層をRIE により加工して、ゲート電極9 を形成する。このとき同時にRIE によりゲート酸化膜8 も同時にパターニングする。

【0025】次に図8に示すように、ゲート電極9をマ スクとして、NMOSFET 形成領域にリンを選択的にイオン 注入して、N 型ソース領域10、N 型ドレイン領域11を形 成し、またPMOSFET 形成予定領域にボロンを選択的にイ オン注入して、P型ソース領域12、P型ドレイン領域13

の活性化を行う。

【0026】次に図9に示すように、全面にシリコン酸化膜などの層間絶縁膜14をCVD 法により形成した後、この層間絶縁膜14に各MOSFET領域に対するコンタクトホールを開口する。最後に、全面にA1膜等の導電膜を堆積した後、この導電膜をパターニングして、ソース電極15、ドレイン電極16、ゲート引き出し電極(不図示)、ソース電極17、ドレイン電極18を形成して、集積化トランジスタが完成する。

【0027】本実施例によれば、引っ張り歪状態のSi層をチャネル領域に用いたNMOSPET と圧縮歪状態のSiGe層をチャネル領域に用いたPMOSPET を同一基板上に作製できるため、その結果両歪層の特性を十分引き出し集積化トランジスタの高速・高性能化を図ることができる。

【0028】また、本実施例では基板にSOI 構造を利用しているため、その特長を活かしてデバイスの寄生容量の大幅な低減も可能となり、その結果集積化トランジスタの高速・高性能化を促進することができる。また、本実施例ではSiGe層を形成する前にSOI 層と絶縁膜層を同一の幅で選択エッチングしたが、NMOSFET チャネル形成 20 す。領域の直下部分にのみSOI 層を残すように選択エッチングした場合でも本発明を達成することができる。

【0029】(実施例2)図10から図12は、本発明の第2の実施例に係る半導体装置の製造方法を示す各工程での断面図である。

【0030】なお実施例1における半導体装置と対応する部分には同一符号を付し、その詳細な説明は省略する。本実施例の半導体装置が実施例1と主として異なる点は、SOI 構造を固相エピタキシャルプロセスにより形成する点である。

【0031】先ず図10に示すように、表面に絶縁膜3を有するSi基板1を選択エッチングにより一部開口する。次に図11に示すように、基板表面全体にCVD 法により厚さ20m程度の非晶質Si膜2を形成する。この後この基板を例えば電気炉を用いてN2雰囲気中で600で程度の熱処理を行うと、開口部から非晶質Si層2を結晶化することによりSOI 構造を作製することができる。その後の工程は実施例1に示したものを同様に用いることができる。図12に本実施例の集積化トランジスタの構造を示す。

【0032】(実施例3)図13から図15は、本発明の第3の実施例に係る半導体装置の製造方法を示す各工程での断面図である。

【0033】なお実施例1における半導体装置と対応する部分には同一符号を付し、その詳細な説明は省略する。本実施例の半導体装置が実施例1と主として異なる点は、選択エッチングを用いてNMOSFET 及びPMOSFET 形成予定領域各々のSOI 層の膜厚を制御することにより、格子緩和状態のSiGe層と、圧縮歪み状態のSiGe層を同一基板上に形成する点にある。

.8

【0034】先す図13に示すように、表面に厚さ500nm程度のSi層(SOI層)2と、厚さ100mm程度の絶縁層3を有するシリコン基板1を準備する。次に図14に示すように、シリコン基板1表面のSi層2を選択エッチングによりNMOSFE形成予定領域側を5nm程度に、PMOSFET形成予定領域側を100nm程度に薄膜化する。薄膜化する方法としてはRIE、CDE、熱酸化とウエットエッチングプロセスの繰り返し等がある。

【0035】このような基板を例えばRCA 法において洗 10 浄した後、エピタキシャルプロセスにより成長温度500 でで30mm程度のSi0.7GeO.3層4と30mm程度のSi層を連続 して成長する。この結果、 NMOSFET形成予定領域側には 引っ張り歪状態のSi0.7GeO.3層を形成することができ る。ここでPMOSFET 形成予定領域側のSi0.7GeO.3層を圧 縮歪状態にするためには、その膜厚をGe組成比と成長温 度で決まる臨界膜厚以下にする必要がある。その後の工 程は実施例1に示した製造工程と同様に行えばよい。図 15に本実施例による集積化トランジスタの断面図を示 20 す。

【0036】(実施例4)図16から図17は、本発明の第4の実施例に係る半導体装置の製造方法を示す各工程での断面図である。また図18はこの半導体装置を上方から見た平面図である。なお実施例1における半導体装置と対応する部分には同一符号を付し、その詳細な説明は省略する。本実施例の半導体装置が実施例1と主として異なる点は、SOI 基板を酸素のイオン注入及びその後の熱処理プロセスにより形成する点にある。

【0037】先す図16に示すように、Si基板1の表面 30 を酸化して厚さ1μ■程度の酸化膜を形成し、この酸化 膜を通常のフォトエッチング法にて、パターニングする ことにより、PMOSFET 形成予定領域に酸化膜パターン19 を形成する。

【0038】次に図17に示すように、酸化膜パターン19をマスクとして酸素のイオン注入を行い、Si基板1中に酸素の高濃度層3を形成する。イオン注入の条件は、注入エネルギー180KeV、注入量4E17cm-2、基板温度600℃とした。

【0039】次に酸化膜パターンを除去した後、試料基 40 板を例えば電気炉を用いてアルゴンと酸素の混合ガス雰 囲気中で1350℃、4 時間程度の熱処理を行うことによ り、埋め込み酸化膜層3 とその表面に結晶性を保持した SOI 層3 を形成する。

【0040】この後の工程は、実施例1 に示したものを 同様に用いることができる。図18に本実施例の集積化 トランジスタの構造を示す。図19はこの集積化トラン ジスタの平面図である。同図において、PMDSFET のチャ ネル領域(斜線部分)の下には埋め込み酸化膜層3がな いため、この領域に形成されたSiGe層4 は圧縮歪を受け 50 ている。ここでSiGe層4を圧縮歪状態にするためには、 その膜厚をGe組成比と成長温度で決まる臨界膜厚以下にする必要がある。また、本実施例ではSOI 基板を作製する際にイオン注入の元素として酸素を用いたが、窒素を元素として用いた場合にも本発明を達成することができる。

【0041】(実施例5)図20から図23は、本発明の第5の実施例に係る半導体装置の製造方法を示す各工程での断面図である。また本実施例の半導体装置の断面図は図18と同じである。なお実施例1と対応する部分には同一符号を付してあり、詳細な説明は省略する。

【0042】本実施例の半導体装置が実施例1と主として異なる点は、SOI 構造を選択エピタキシャルプロセスと固相エピタキシャルプロセスとにより形成する点である。先ず図20に示すように、表面に絶縁膜3を有するSi基板1を準備する。

【0043】次に図21に示すように、絶縁膜3を選択エッチングにより一部開口する。次に図22に示すように、前記開口部分に選択エピタキシャルプロセスにより単結晶Si膜21を形成する。

【0044】次に図23に示すように、基板表面全体に 20 CVD 法により厚さ20mm程度の非晶質Si膜2を形成する。 非晶質Si膜2の厚さは、この後この上に積層されるSiO. 7GeO.3層4の膜厚よりも薄くする。次にこの基板を、例えば電気炉を用いてN2雰囲気中で600℃程度の熱処理を行うと、開口部の単結晶Si膜21を種部として非晶質Si膜2を結晶化することによりSOI 構造を作製することができる。その後実施例1に示した製造工程に従えば、同様な集積化トランジスタを作製することができる。本発明の要旨を逸脱しない範囲で種々の変形が可能である。

### [0045]

【発明の効果】以上説明したように本発明によれば、同一基板上に引っ張り歪Si層を用いたNMOSFET と圧縮歪Si Ge層を用いたPMOSFET を整合性よく形成できるため、それら二つの歪層の特性を十分に引き出した高速・高性能な集積化トランジスタを実現することができる。

## 【図面の簡単な説明】

【図1】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

【図2】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

【図3】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

【図4】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

【図5】 本発明の第1の実施例に係る半導体装置の製

造方法の各工程の断面図。

【図6】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

10

【図7】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

【図8】 本発明の第1の実施例に係る半導体装置の製造方法の各工程の断面図。

【図9】 本発明の第1の実施例に係る半導体装置の断面図。

10 【図10】 本発明の第2の実施例に係る半導体装置の 製造方法の各工程の断面図。

【図11】 本発明の第2の実施例に係る半導体装置の 製造方法の各工程の断面図。

【図12】 本発明の第2の実施例に係る半導体装置の 断面図。

【図13】 本発明の第3の実施例に係る半導体装置の 製造方法の各工程の断面図。

【図14】 本発明の第3の実施例に係る半導体装置の 製造方法の各工程の断面図。

20 【図15】 本発明の第3の実施例に係る半導体装置の 断面図。

【図16】 本発明の第4の実施例に係る半導体装置の 製造方法の各工程の断面図。

【図17】 本発明の第4の実施例に係る半導体装置の 製造方法の各工程の断面図。

【図18】 本発明の第4、5の実施例に係る半導体装置の断面図。

【図19】 本発明の第4の実施例に係る半導体装置の 上面図。

30 【図20】 本発明の第5の実施例に係る半導体装置の 製造方法の各工程の断面図。


【図21】 本発明の第5の実施例に係る半導体装置の 製造方法の各工程の断面図。


【図22】 本発明の第5の実施例に係る半導体装置の 製造方法の各工程の断面図。

【図23】 本発明の第5の実施例に係る半導体装置の 製造方法の各工程の断面図。


#### 【符号の説明】

1…シリコン基板; 2…SOI 層; 3…絶縁層; 4…シリ 40 コンゲルマニウム層; 5…シリコン層; 6…素子分離 層; 7…レジストパターン; 8…ゲート酸化膜; 9…ゲート電極; 10…N 型ソース領域基板; 11…N 型ドレイン領域; 12…P型ソース領域; 13…P 型ドレイン 領域; 14…層間絶縁膜; 15…ソース電極; 16…ド レイン電極; 17…ソース電極; 18…ドレイン電極






【図19】



【図22】



【図23】



フロントページの続き

(72)発明者 手塚 勉

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 平岡 佳子

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

(72)発明者 黒部 篤

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内